集成的超长时间常数时间测量设备和制造过程
发布时间：2025-07-22 13:03:35 人气：13
集成的超长时间常数时间测量设备和制造过程
专利类型：
发明授权
申请(专利)号：
CN201910812739.5
申请日：
2019-08-30
授权公告号：
CN110875308B
授权公告日：
2025-07-22
申请人：
地址：
法国鲁塞
发明人：
专辑：
工程科技Ⅱ辑
专题：
工业通用技术及设备
主分类号：
H10D84/00
分类号：
H10D84/00;H10D1/66;H10D1/68;G04F10/10;G11C27/02
国省代码：
FR0HARST
页数：
16
代理机构：
北京市金杜律师事务所
代理人：
王茂华;郭星
优先权：
2018-08-31 FR 1857842
主权项：
1.一种集成的超长时间常数时间测量设备,包括：串联连接的多个基本电容性元件,电容性存储元件,所述电容性存储元件被连接到所述串联连接的多个基本电容性元件的一端,并且被配置为被充电,半导体阱,所述半导体阱在所述串联连接的多个基本电容性元件被定位的位置处被容纳在半导体衬底中,第一触点和第二触点,通过穿过所述半导体阱的电路径被电连接,所述电路径包括被定位在沟槽的底部与所述阱的底部之间的部分,检测电路,被配置为在所述第一触点与所述第二触点之间检测所述半导体阱中的电不连续性,其中所述串联连接的多个基本电容性元件被配置为对充电的所述电容性存储元件放电,并且向所述串联连接的多个基本电容性元件的至少一个节点传送物理量,所述物理量表示所述电容性存储元件的所述放电的量,以及表示在所述电容性存储元件的放电操作的开始与所述物理量被传送的时刻之间所经过的持续时间,其中每个基本电容性元件包括：第一导电区域、介电层和第二导电区域的堆叠,所述介电层具有的厚度适合于允许电荷通过直接隧道效应流动,其中所述第一导电区域被容纳在从半导体衬底的正面延伸到所述衬底中的沟槽中,以及其中所述介电层位于所述半导体衬底的正面上,并且所述第二导电区域位于所述介电层上。
摘要：
本公开的实施例涉及集成的超长时间常数时间测量设备和制造过程。一种集成的超长时间常数时间测量设备包括串联连接的基本电容性元件。每个基本电容性元件由第一导电区域、介电层和第二导电区域的堆叠形成,介电层具有的厚度适合于允许电荷通过直接隧道效应流动。第一导电区域容纳在从半导体衬底的正面向下延伸到半导体衬底中的沟槽中。介电层位于半导体衬底的第一面上,特别是位于沟槽中的第一导电区域的一部分上。第二导电区域位于介电层上。
查看法律状态
相似专利
未找到相关数据
本领域科技成果与标准
科技成果
相关标准
未找到相关数据
研究与应用
本专利研制背景
本专利应用动态
所涉核心技术研究动态
