当前位置:首页>>知识产权成果

用于非易失静态随机存取存储器架构的扩展写入模式

发布时间:2024-08-30 17:37:49 人气:5

用于非易失静态随机存取存储器架构的扩展写入模式

专利类型:

发明授权

申请(专利)号:

CN201910665419.1

申请日:

2019-07-23

授权公告号:

CN110782931B

授权公告日:

2024-08-30

申请人:

意法半导体(鲁塞)公司

地址:

法国鲁塞

发明人:

F·塔耶特; M·巴蒂斯塔

专辑:

信息科技

专题:

计算机硬件技术

主分类号:

G11C11/412

分类号:

G11C11/412;G11C11/419;G11C16/04;G11C16/08;G11C16/10;G11C16/14

国省代码:

FR0HARST

页数:

24

代理机构:

北京市金杜律师事务所

代理人:

王茂华;郭星

优先权:

2018-07-24 US 16/043,497

主权项:

1.一种对包含可逐字地寻址的多个非易失性静态随机存取存储器NVSRAM单元的存储器执行非易失性写入的方法,每个NVSRAM存储器单元包括易失性存储器单元和与其相关联的至少一个非易失性存储器单元,所述方法包括以下步骤:a)接收非易失性写入指令,所述非易失性写入指令包括至少一个地址和要写入所述至少一个地址处的所述NVSRAM单元的至少一个数据字;响应于接收到所述非易失性写入指令:b)将所述至少一个数据字写入包括在所述非易失性写入指令内的所述至少一个地址处的所述NVSRAM单元的所述易失性存储器单元;以及c)在指定时间,将来自在步骤b)期间写入的、在所述至少一个地址处的所述NVSRAM单元的所述易失性存储器单元的所述至少一个数据字写入与这些易失性存储器单元相关联的所述非易失性存储器单元,但是不从其他NVSRAM单元的其他易失性存储器单元向其相关联的非易失性存储器单元写入数据。

摘要:

本公开涉及用于非易失静态随机存取存储器架构的扩展写入模式。本文中公开了一种方法,其中每个易失性存储器单元具有与其相关联的至少一个非易失性存储器单元。该方法包括步骤:a)接收包括至少一个地址和要写入该至少一个地址的至少一个数据字的非易失性写入指令,b)在至少一个地址处将至少一个数据字写入字的易失性存储器单元,以及c)通过个体地寻址用于非易失性写入的这些非易失性存储器单元,但是不从其他易失性存储器单元向其相关联的非易失性存储器单元写入数据,因为这些非易失性存储器单元未被寻址,从而将来自在步骤b)期间写入的易失性存储器单元的数据写入与这些易失性存储器单元相关联的非易失性存储器单元。

查看法律状态
相似专利
本领域科技成果与标准
  • 科技成果

  • 相关标准

科技成果2

研究与应用
  • 本专利研制背景

  • 本专利应用动态

  • 所涉核心技术研究动态

期刊181

共 19 页     123456

硕博80

共 8 页     123456

会议5

报纸5



XML地图 | 联系我们
Copyright © 2023 四川博新智数科技研究院 All Rights Reserved.
蜀ICP备2024074801号-1 电话:400-827-9521 信箱:ISTAER@126.com