双生存储器单元互连结构
发布时间：2024-04-16 11:28:35 人气：0
双生存储器单元互连结构
专利类型：
发明授权
申请(专利)号：
CN201910908144.X
申请日：
2015-11-26
授权公告号：
CN110689912B
授权公告日：
2024-04-16
申请人：
地址：
法国鲁塞
发明人：
专辑：
信息科技
专题：
计算机硬件技术
主分类号：
G11C16/24
分类号：
G11C16/24
国省代码：
FR0HARST
页数：
42
代理机构：
北京市金杜律师事务所
代理人：
李兴斌
优先权：
2015-05-11 FR 1554163
分案原申请号：
201510846047.4 2015.11.26
主权项：
1.一种非易失性存储器,包括：第一双生对存储器单元,所述第一双生对包括沿第一列布置的第一存储器单元和第二存储器单元,所述第一存储器单元和所述第二存储器单元各包括相应的选择晶体管和相应的浮置栅极晶体管,所述第一双生对的选择晶体管具有彼此耦合的相应的栅极端子；第二双生对存储器单元,所述第二双生对包括沿第二列布置的第三存储器单元和第四存储器单元,所述第三存储器单元与所述第一存储器单元相邻,所述第四存储器单元与所述第二存储器单元相邻,所述第三存储器单元和所述第四存储器单元各包括相应的选择晶体管和相应的浮置栅极晶体管,所述第二双生对的选择晶体管具有彼此耦合的相应的栅极端子；第一位线,耦合到所述第一存储器单元的浮置栅极晶体管的导电端子；第二位线,耦合到所述第二存储器单元的浮置栅极晶体管的导电端子；第三位线,耦合到所述第三存储器单元的浮置栅极晶体管的导电端子；第四位线,耦合到所述第四存储器单元的浮置栅极晶体管的导电端子,所述第一位线、所述第二位线、所述第三位线和所述第四位线彼此不同；以及第一字线,耦合到所述第一双生对和所述第二双生对的选择晶体管的栅极端子。
摘要：
本发明涉及双生存储器单元互连结构。一种非易失性存储器(MEM1)包括存储器单元(C1,j)的行和列,存储器单元的列包括成对的双生存储器单元(C1,j、C2,j1),双生存储器单元包括共用的选择栅极(CSG1,2)。根据本发明,存储器单元的每列设置有两个位线(B1,j、B2,j+1)。相同列的相邻的双生存储器单元没有连接到相同的位线,而相同列的非双生存储器单元连接到相同的位线。
查看法律状态
相似专利
[1] 包括位线电压箝位电路的闪存装置及其位线电压控制方法. 吴世殷.中国专利:CN1716454,2006-01-04
[2] 一种用于MLC闪存的灵敏放大器和位线快速充电电路. 苏志强.中国专利:CN101800081A,2010-08-11
[3] 能抑制位线间漏电流的相变存储器电路结构. 蔡道林;宋志棠;陈后鹏.中国专利:CN101968973A,2011-02-09
[4] 存储器编程的放电电路. 陈重光;陈汉松;洪俊雄.中国专利:CN102142280A,2011-08-03
[5] 闪存存储器的位线控制电路. 金建明;姚翔.中国专利:CN103137204A,2013-06-05
[6] 非易失性存储器串行核心体系结构. 金镇祺.中国专利:CN103219043A,2013-07-24
[7] 闪存的位线选择管电路. 刘芳芳;赵艳丽;沈文超.中国专利:CN104299651A,2015-01-21
[8] 半导体存储装置及其测试方法. 薮内诚.中国专利:CN104464812A,2015-03-25
[9] 用于高速闪存存储器系统的位线调节器. 钱晓州;周耀;盛斌;彭家旭;朱瑶华.中国专利:CN105336369A,2016-02-17
[10] 电可擦可编程只读存储器. 權彞振;倪昊;殷常伟;高龙辉.中国专利:CN105448340A,2016-03-30
本领域科技成果与标准
科技成果
相关标准
未找到相关数据
研究与应用
本专利研制背景
本专利应用动态
所涉核心技术研究动态
期刊共31条
[1] 一种基于位线电荷循环的低功耗SRAM阵列设计. 张瀚尊;贾嵩;杨建成;王源.北京大学学报(自然科学版),2021(05)
[2] 一种降低高性能SRAM过大位线漏电流的方法. 刘其龙;丁夏夏;李瑞兴;吴秀龙;谭守标.微电子学,2013(04)
[3] 一种提高SRAM写能力的自适应负位线电路设计. 赵训彤;贺光辉.微电子学与计算机,2014(05)
[4] 基于位线循环充电SRAM模式的自定时电路设计. 马晨;刘博楠.现代电子技术,2010(17)
[5] 一种基于位线电荷循环的低功耗SRAM阵列设计. 张瀚尊;贾嵩;杨建成;王源.北京大学学报(自然科学版)
[6] 低位线摆幅的低功耗SRAM设计. 顾明;薛骏;杨军.电路与系统学报,2006(06)
[7] 一种提高SRAM写能力的自调节负位线电路设计. 欧阳谢逸;刘雯.电子技术,2020(12)
[8] 适用于闪存的高速灵敏放大器. 郭家荣;冉峰.半导体技术,2016(08)
[9] 铁电存储器单元信号的测试与研究. 翟亚红;李威;李平;胡滨;李俊宏;辜科.微电子学,2013(06)
[10] 采用源极增强带带隧穿热电子注入编程的新型p沟选择分裂位线NOR快闪存贮器(英文). 潘立阳,朱钧,刘楷,刘志宏,曾莹.半导体学报,2002(10)
硕博共61条
[1] 位线漏电流对高速SRAM设计的影响与对应消除技术. 李瑞兴.安徽大学,2012
[2] 基于双位线对的SRAM位线泄漏补偿技术研究. 郑好.安徽大学,2023
[3] 基于SRAM存内计算的位线电压差量化策略. 徐小明.安徽大学,2023
[4] 低功耗SRAM电路的设计技术研究. 王旭.上海交通大学,2015
[5] 基于位线泄漏电流校准的SRAM存内计算电路优化设计. 杜园园.安徽大学,2023
[6] 位线泄漏电流补偿的SRAM存内计算电路设计. 赵梦怡.安徽大学,2024
[7] 65 nm工艺下SRAM时序控制电路研究. 李剑卿.安徽大学,2021
[8] 宽电压SRAM时序控制电路的研究与实现. 浦浩.东南大学,2016
[9] 65纳米CMOS工艺SRAM灵敏放大器时序波动特性研究. 陶有武.安徽大学,2016
[10] AM-OLED显示驱动芯片内置SRAM的研究与设计. 曾龄宇.电子科技大学,2011
