当前位置:首页>>知识产权成果

体晶体管和SOI晶体管的共同集成

发布时间:2023-11-24 12:57:04 人气:10

体晶体管和SOI晶体管的共同集成

专利类型:

发明授权

申请(专利)号:

CN201810904155.6

申请日:

2018-08-09

授权公告号:

CN109411483B

授权公告日:

2023-11-24

申请人:

意法半导体(克洛尔2)公司; 意法半导体(鲁塞)公司

地址:

法国克洛尔

发明人:

J·J·法戈; P·波伊文; F·亚瑙德

专辑:

信息科技

专题:

无线电电子学

主分类号:

H01L27/12

分类号:

H01L27/12;H01L29/786;H01L29/06

国省代码:

FR0I

页数:

11

代理机构:

北京市金杜律师事务所

代理人:

王茂华

优先权:

2017-08-16 FR 1757702

主权项:

1.一种电子集成电路芯片,包括:绝缘体上半导体(SOI)衬底,包括在支撑半导体衬底之上的绝缘层;第一晶体管,布置在从所述支撑半导体衬底外延的外延半导体延伸的内部和顶部上;第二晶体管,布置在所述绝缘层上的第一半导体材料层的内部和顶部上,所述第一半导体材料层具有第一厚度;以及第三晶体管,布置在所述绝缘层上的第二半导体材料层的内部和顶部上,所述第二半导体材料层具有第二厚度,其中所述第二厚度比所述第一厚度大;其中所述第一晶体管是体晶体管,所述第二晶体管是全耗尽绝缘体上硅晶体管,并且所述第三晶体管是部分耗尽绝缘体上硅晶体管;其中,所述外延半导体延伸的厚度与所述第一厚度和所述第二厚度之间的厚度差相对应。

摘要:

本公开的实施例涉及体晶体管和SOI晶体管的共同集成。一种电子集成电路芯片包括布置在固态衬底的内部和顶部上的第一晶体管、布置在绝缘体上的具有第一厚度的半导体材料层的内部和顶部上的第二晶体管以及布置在绝缘体上的具有第二厚度的半导体材料层的内部和顶部上的第三晶体管。第二厚度比第一厚度大。固态衬底在半导体材料层的下方延伸,并且通过绝缘体与那些层绝缘。

查看法律状态
相似专利

共 7 页     123456

本领域科技成果与标准
  • 科技成果

  • 相关标准

科技成果20

共 2 页     12

研究与应用
  • 本专利研制背景

  • 本专利应用动态

  • 所涉核心技术研究动态

期刊505

共 51 页     123456

硕博224

共 23 页     123456

会议31

共 4 页     1234

报纸1


XML地图 | 联系我们
Copyright © 2023 四川博新智数科技研究院 All Rights Reserved.
蜀ICP备2024074801号-1 电话:400-827-9521 信箱:ISTAER@126.com